La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Développement d'une infrastructure pour l'accélération sur matériel de la simulation numérique

Provencher, Luc (2010). Développement d'une infrastructure pour l'accélération sur matériel de la simulation numérique. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

[img]
Prévisualisation
PDF
Télécharger (1MB) | Prévisualisation
[img]
Prévisualisation
PDF
Télécharger (360kB) | Prévisualisation

Résumé

En microélectronique, la vérification des systèmes numériques est une étape de la conception qui prend de plus en plus d’importance en termes de temps et de ressources investis. Cette vérification est déterminante, car elle permet de démontrer le bon fonctionnement du système au niveau comportemental et physique avant sa réalisation.

Il est possible de faciliter et de bonifier globalement le processus de vérification en utilisant une approche novatrice de vérification comparative qui utilise le « Hardware In the Loop » (HIL). Cette technique permet de remplacer certains calculs logiciels de la simulation numérique par des calculs qui proviennent d’éléments matériels qui fonctionnent physiquement dans la réalité.

L’approche de vérification comparative par HIL que nous proposons utilise une infrastructure conviviale qui permet de simuler les traitements numériques sur une plateforme matérielle proche de la plateforme utilisée après la conception et cela en utilisant des stimuli provenant du logiciel MATLAB. Cette approche permet de détecter de manière précoce les obstacles insurmontables ce qui contribue à une accélération globale du processus de vérification des systèmes numériques.

Le développement de cette infrastructure a amené la création d’un projet de développement FPGA supportant le HIL, la création d’un coeur d’encapsulation de la conception à vérifier, le développement d’un logiciel de gestion des données, ainsi que le développement d’un logiciel d’interface graphique pour le contrôle du HIL.

L’analyse des résultats du HIL a été conclue à l’aide de trois cas de figure. Les différents cas ont permis de démontrer qu’il est possible de faciliter et d’accélérer globalement le processus de vérification en utilisant une approche de vérification comparative qui utilise le HIL.

Titre traduit

Development of infrastructure for hardware acceleration of digital simulation

Résumé traduit

In microelectronics, the verification of digital systems is a step in the design that is becoming increasingly important in terms of time and resources invested. This check is crucial because it helps to demonstrate the proper functioning of the system at the behavioural and physical level prior to its implementation.

It is possible to facilitate and improve the overall verification process using an innovative approach of comparative evaluation using the "Hardware In the Loop" (HIL). This technique can replace the calculations of numerical simulation software based on calculations derived from physical hardware that works in reality.

The HIL comparative verification approach that we are proposing uses a friendly infrastructure that allows digital processing to simulate on a hardware platform near the platform used after conception by using stimuli from MATLAB. This approach allows the early detection of insurmountable obstacles, which contributes to a global acceleration of the verification process for digital systems.

The development of this infrastructure has led to the creation of an FPGA development project supporting the HIL, the creation of a DUV encapsulation core, the development of data management software and the development of GUI software for HIL control.

Analysis of the results of HIL was reached using three scenarios. The cases have showed that it is possible to facilitate and accelerate the overall verification process using a verification approach that uses HIL simulation.

Type de document: Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires: "Mémoire présenté à l'École de technologie supérieure comme exigence partielle à l'obtention de la maîtrise en génie électrique". Bibliogr. : f. [56]-57.
Mots-clés libres: Conception de systèmes Inspection. Réseaux logiques programmables par l'utilisateur. Microélectronique. FPGA, HIL, MATLAB, simulation, vérification
Directeur de mémoire/thèse:
Directeur de mémoire/thèse
Thibeault, Claude
Programme: Maîtrise en ingénierie > Génie électrique
Date de dépôt: 18 nov. 2010 16:47
Dernière modification: 09 févr. 2017 22:28
URI: http://espace.etsmtl.ca/id/eprint/312

Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt

Statistique

Plus de statistique...