La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Réalisation et validation en VHDL d'un récepteur de station de base à modulation en étalement de spectre

Jomphe, Sébastien (2005). Réalisation et validation en VHDL d'un récepteur de station de base à modulation en étalement de spectre. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

[img]
Prévisualisation
PDF
Télécharger (6MB) | Prévisualisation

Résumé

Les communications en étalement spectral sont utilisées à grand déploiement depuis l'adoption du standard cellulaire civil IS-95A en Amérique du nord. Pour augmenter la capacité des réseaux sans fil et permettre la diffusion de contenu numérique multimédia, le standard 3GPP a été développé. Il spécifie une bande passante supérieure, ce qui entraîne des débits de données plus élevés. Ce type de transmission impose cependant des contraintes sur le récepteur RAKE classique et exige sa révision pour diminuer les dégradations inter-symboles, inter-usagers et multi-trajets.

Titre traduit

VHDL implementation and validation of a spread spectrum base station receiver

Résumé anglais

Spread spectrum communications have gained widespread acceptance in north America ever since the release of the IS-95 cellular standard. The growing demand for digital multimedia content has stressed the need to expand wireless network capacity. As such, third generation cellular standards such as 3GPP plan wider bandwidths, thus higher binary throughput, which tend to strain the conventional RAKE receiver to the point where ISI, MUD and multipath enhancements are mandatory for successful reception.

This thesis aims at implementing the computationally-intensive STAR algorithm (Spatio-Temporal Array-Receiver) as a hardware system to meet real-time 3G communications requirements. To this end, the algorithm is first analyzed and quantized. A suitable hardware/software codesign architecture is then set forth, after which the hardware and software building blocks are respectively coded in VHDL and C.

The end-results demonstrate that the suggested architecture can handle the complex STAR algorithm. A set of test vectors borrowed from the original golden reference model is used to test each development stage (quantization, VHDL simulation and FPGA prototype) and clearly shows that performance degradations caused by hardware considerations and design decisions are negligible. Furthermore, through precise area utilization measurements and comparison with a manufacturer's own RAKE receiver assessment, STAR is shown to be a viable alternative as an integrated, multi-user, FPGA-based 3G base station receiver.

Type de document: Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires: "Mémoire présenté à l'École de technologie supérieure comme exigence partielle à l'obtention de la maîtrise en génie électrique". Bibliogr.: f. [198]-201. Chap. 1. L'étalement spectral -- Chap. 2. Le récepteur STAR -- Chap. 3. Architecture matérielle -- Chap. 4. Réalisation matérielle -- Chap. 5. Intégration codesign et logicielle -- Chap. 6. Résultats.
Mots-clés libres: Architecture, Base, Codesign, Etalement, Langage, Logiciel, Materiel, Modulation, Plate-Forme, Rake, Recepteur, Reel, Spectral, Spectre, Star, Station, Temps, VHDL.
Directeur de mémoire/thèse:
Directeur de mémoire/thèse
Belzile, Jean
Co-directeurs de mémoire/thèse:
Co-directeurs de mémoire/thèse
Affès, Sofiène
Programme: Maîtrise en ingénierie > Génie électrique
Date de dépôt: 11 févr. 2011 19:12
Dernière modification: 01 nov. 2016 23:42
URI: http://espace.etsmtl.ca/id/eprint/373

Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt

Statistique

Plus de statistique...