La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Optimisation des méthodes de tests des circuits numériques

Tremblay, Daniel (2007). Optimisation des méthodes de tests des circuits numériques. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

[img]
Prévisualisation
PDF
Télécharger (2MB) | Prévisualisation

Résumé

Ce travail de recherche a pour but de réduire le temps de test des puces électroniques à l'aide de séquences de test fonctionnel. Pour ce faire, des signaux génériques ont été utilisés comme sources de génération des vecteurs. Deux types de pannes ont été étudiés dans ce mémoire, soit la panne collé-à ainsi que la panne transition. Pour générer les séquences de test, le logiciel Matlab a été utilisé. Les circuits étudiés sont des filtres RIF variant de 4 à 100 étages. Les résultats nous confirment que l'utilisation de signaux génériques comme source de stimulis, dans le cas des filtres RIF, est grandement avantageuse par rapport à l'utilisation des vecteurs à balayage seulement.

Titre traduit

Optimization of the digital circuits test methods

Résumé traduit

The goal of this research is to reduce the test time of integrated circuits by using functional tests. This is accomplished through the use of generic signals for the generation of test vectors. Scan vectors have also been added to cover the sites that were not tested by the functional vectors. The use of the functional vectors, in comparison with the use of scan vectors, results in a shorter test time and requires less memory resources on the tester. Two types of faults have been studied in this research, the stuck-at model, to verify the integrity of the structure of the circuit, as well as the transition fault model, to verify the temporal features of the circuit. The Matlab software has been used to generate the test sequences. Afterwards, the conception of functional simulation modules for the two fault models had to be made and integrated to our own fault simulator: Sim_atpg. This simulator, initially conceived to test the brigde fault model, uses the logical simulator Verilog_ XL. The tested circuits were FIR filters from 4 to 100 taps. The results of the simulations show that the use of the functional vectors resulted in a reduction of the test time of up to 82% for the stuck-at model and 85% for the transition model in the best case. Regarding the possible reduction of the tester's memory space, it is up to 76% for the stuck-at model and 84% for the transition model in the best case. These results confirm that the use of generic signals as source of stimulis in the case of the RIF filters, is greatly advantageous as compared to using only scan vectors.

Type de document: Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires: "Mémoire présenté à l'École de technologie supérieure comme exigence partielle à l'obtention de la maîtrise en génie électrique". Bibliogr. : f. [82]-84.
Mots-clés libres: Circuit, Filtre, Generation, Infrastructure, Integre, Logiciel, Methode, Modele, Numerique, Optimisation, Panne, Stimulus, Test, Vecteur, VLSI
Directeur de mémoire/thèse:
Directeur de thèse
Thibeault, Claude
Programme: Maîtrise en ingénierie > Génie électrique
Date de dépôt: 13 avr. 2011 20:04
Dernière modification: 01 déc. 2016 02:48
URI: http://espace.etsmtl.ca/id/eprint/607

Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt

Statistique

Plus de statistique...