La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Amélioration de la méthode de diagnostic basée sur les signatures probabilistes de AIDDQ

Hariri, Yassine (2002). Amélioration de la méthode de diagnostic basée sur les signatures probabilistes de AIDDQ. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

[img]
Prévisualisation
PDF
Télécharger (5MB) | Prévisualisation

Résumé

Ce projet de maîtrise porte globalement sur l'amélioration d'une méthode existante de diagnostic des circuits intégrés, méthode basée sur l'utilisation des signatures probabilistes du courant. Les améliorations visées se situaient à différents niveaux. D'une part, il s'agissait d'accélérer la méthode en réduisant le nombre de sites potentiels de court-circuit. D'autre part, nous avions comme objectif de palier à certaines limitations de l'outil logiciel qui avait été développé pour permettre la validation de la méthode, comme le fait qu'il ne simule que les circuits purement combinatoires. La technique de réduction des sites physiques potentiels utilise les capacités parasites de routage extraites du dessin des masques du circuit. Les résultats d'expérimentation montrent que le pourcentage de réduction des sites physiques potentiels est toujours supérieur à 94%, et qu'il peut atteindre 99.99% dans le cas des circuits plus complexes. L'intégration de cette technique de réduction, a permis d'accélérer le processus de diagnostic. En effet, avec un nombre ainsi réduit de sites physiques, le programme converge plus rapidement vers la solution tout en utilisant moins de ressources matérielles. Du côté de l'outil logiciel d'émulation de la méthode, nous avons développé l'infrastructure nécessaire permettant de l'interfacer avec l'outil de simulation Verilog-xl de Cadence. Nous sommes donc maintenant en mesure d'utiliser la méthode de diagnostic sur des circuits combinatoires et séquentiels.

Titre traduit

Improvement of a diagnosis method based on current probabilistic signatures

Résumé anglais

This project relates overall on the improvement of an existing diagnosis method for integrated circuits, this method is based on probabilistic signatures of leakage currents. The improvements concerned were at various levels. First, the method is accelerated by reducing the number of potential sites of short-circuits. Second. we had as goal to deal with certain software limitations. For example, the software simulates only purely combinatorial circuits. The technique of reduction of the potential physical sites uses the parasitic capacities of routing extracted from the circuit layout. Experimentation results show that the reduction ratio of the potential physical sites is always higher than 94%, and can reach 99.99% in the case of more complex circuits. The integration of this reduction technique, allows the acceleration of the diagnostic process. Indeed, with a reduced number of physical sites, the program converges quickly towards the solution using less material resources. On the software aspects of the method, we developed the necessary infrastructure allowing the interface with the Verilog-xl simulation tool. We are now able to use the diagnostic tool to process combinatorial and sequential circuits.

Type de document: Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires: "Mémoire présenté à l'École de technologie supérieure comme exigence partielle à l'obtention de la maîtrise en technologie des systèmes". Bibliogr.: p. [233]
Mots-clés libres: Circuit, Courant, Diagnostic, Differentiel, Integre, Methode, Probabiliste, Signature
Directeur de mémoire/thèse:
Directeur de mémoire/thèse
Thibeault, Claude
Programme: Maîtrise en ingénierie > Technologie des systèmes
Date de dépôt: 12 mai 2011 18:29
Dernière modification: 14 oct. 2016 00:45
URI: http://espace.etsmtl.ca/id/eprint/814

Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt

Statistique

Plus de statistique...