La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Extraction manuelles de primitives issues d'applications en télécommunication pour une plateforme monoprocesseur

Téléchargements

Téléchargements par mois depuis la dernière année

Plus de statistiques...

Futcha-Djaheu, Sandrine (2008). Extraction manuelles de primitives issues d'applications en télécommunication pour une plateforme monoprocesseur. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

[thumbnail of FUTCHA-DJAHEU_Sandrine.pdf]
Prévisualisation
PDF
Télécharger (59MB) | Prévisualisation
[thumbnail of FUTCHA-DJAHEU_Sandrine-web.pdf]
Prévisualisation
PDF
Télécharger (8MB) | Prévisualisation

Résumé

L'implémentation d'algorithmes complexes sur des plateformes matérielles est un processus long. De ce fait, il devient pertinent de vérifier au tout début de la conception, si une plateforme donnée possède la capacité de traiter de nouveaux algorithmes. Ceci dans le but de réduire les efforts de programmation liés à leur implémentation. Le temps d'exécution d'une application ou son nombre de cycles, le taux d'utilisation de la mémoire et la consommation de puissance sont de bons exemples de métriques dont la prédiction vaut le peine. Le défi auquel cette dernière fait face s'accroît, d'autant plus que l'application choisie exhibe une variabilité en termes de temps d'exécution.

Le but de ce projet de recherche est d'élaborer une méthodologie de prédiction du nombre de cycles d'un algorithme de télécommunication quelconque sur des puces de traitement de signal (DSP). L'approche globale qui est nôtre prend appui sur l'élaboration d'une librairie. Cette approche tire profit de la richesse des librairies existentes comme celle offerte par Matlab/Simulink® pour évaluer cette métrique. Comme Mafiab® est souvent utilisé pour modéliser les systèmes de télécommunications et les valider, il a été choisi pour ce projet. L'idée consiste à pré-caractériser les cellules fréquemment employées dans ces librairies pour estimer le temps de calcul de l'unité centrale de traitement (CPU) à partir des modèles Matlab®. De là, des équations générales de variabilité sont établies. Celles-ci décrivent le comportement de la métrique d'intérêt dans le processeur à travers l'étude de trois applications spécifiques.

Les applications visées sont le Zéro Forcing Sorted QR Décomposition (ZF-SQRD), le récepteur Rake et la transformée rapide de Fourier (FFT). La première étape vers l'élaboration des équations de prédiction consiste à décomposer ces applications en blocs décrivant les opérations récurrentes opérées en télécommunication, nommées primitives fonctionnelles. Ensuite s'établit un lien entre ces opérations et celles équivalentes du côté matériel (primitives stmcturelles) pour compléter la librairie. Finalement, la validation des équations du temps CPU déduites en se servant de la librairie couronne le travail par l'implémentation dans un processeur. La précision des résultats repose sur la configuration des options offertes par le compilateur, en particulier sur la sélection ou non du pipeline logiciel. Lorsque ce dernier n'est pas sélectionné, les prédictions et les implémentations sont similaires, bonifiant ainsi la librairie établie. La sélection du pipeline logiciel introduit un rapport autour d'un pour deux entre les prédictions et les implémentations.

Titre traduit

Manual extraction of primitives from telecommunication applications for a monoprocessor platform

Résumé traduit

Implementing complex algorithms on hardware platforms is time consuming. Therefore, it becomes very relevant to verify at the early stage development if a given digital signal platform is able to adequately run new algorithms in order to reduce the software efforts needed to implement them. The application execution time or number of cycles, the memory usage, the power consumption are good metrics' illustrators on which the prediction may ly to be effective. The challenge which face the forecasts, rise particularly when the target application exhibits variability in terms of CPU requirements.

The aim of our research project is to elaborate a methodology to predict the number of clock cycles for any telecommunicafion algorithm on digital signal processors (DSPs) devices. Our global approach is library based one. It takes advantage of the richness of existing libraries as the one offered by Matlab/Simulink® to elaborate such metric. As Matlab® is often utilized to model telecommunications systems and validate them, it was selected for the project. The idea is to pre-characterize the commonly used cells of these libraries to estimate the CPU time from Matlab® Systems models. From this, generalized variability equations to depict the behavior of the former metric in a processor are established using three specific applications.

The target applications are Zero Forcing Sorted QR Decomposition (ZF-SQRD), Rake Receiver and Fast Fourier Transform (FFT) algorithms. The first step toward the elaboration of the predictions' equations, consists in the decomposition of those applications into blocks describing recurrent operations performed in telecommunication, namely functionnal primitives. Then a link between them and the equivalent hardware operations (structural primitives) is performed to complete the library. Finally comes the validation of the equations of the CPU time sorted using the library through atual implementation. The results accuracy rely on the compiler's configuration settings, precisely on the selection or not of the option involving software pipelining. When it is not selected, the implementations and the forecasts are quite similar, making the library reliable. When selected, the software pipelining introduces a ratio between predictions and implementations around one of two.

Type de document: Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires: "Mémoire présenté à l'École de technologie supérieure comme exigence partielle à l'obtention de la maîtrise en génie électrique." Bibliogr : f. [157]-161.
Mots-clés libres: algorithme, application, architecture, cycle, dsp, extraction, manuel, methodologie, monoprocesseur, plateforme, primitive, processeur, puce, signal, systeme, telecommunication, traitement
Directeur de mémoire/thèse:
Directeur de mémoire/thèse
Gagnon, François
Codirecteur:
Codirecteur
Thibeault, Claude
Programme: Maîtrise en ingénierie > Génie électrique
Date de dépôt: 09 août 2010 14:46
Dernière modification: 16 déc. 2016 20:51
URI: https://espace.etsmtl.ca/id/eprint/126

Gestion Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt