La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Modeling the faulty behaviour of digital designs using a feed forward neural network based approach

Téléchargements

Téléchargements par mois depuis la dernière année

Plus de statistiques...

Mirzadeh, Zeynab (2014). Modeling the faulty behaviour of digital designs using a feed forward neural network based approach. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

[thumbnail of MIRZADEH_Zeynab.pdf]
Prévisualisation
PDF
Télécharger (1MB) | Prévisualisation
[thumbnail of MIRZADEH_Zeynab-web.pdf]
Prévisualisation
PDF
Télécharger (1MB) | Prévisualisation

Résumé

Cosmic rays lead to soft errors in electronic circuits. In avionic systems it is more critical, as the neutron flux that is caused by cosmic rays is stronger at high altitudes. It would be helpful to study the faulty behaviour of digital circuits before implementation to analyze their robustness in presence of faults. The goal of this research is to develop an approach for modeling the faulty behaviour of digital circuits. This proposed approach could be applied in a design flow before circuit fabrication to characterize the faulty behaviour of circuits for their early validation. This is achieved by extracting information about faulty behaviour of circuits from low-level models expressed in VHDL language. Afterwards the extracted information is used to train high-level artificial neural networks models expressed in C/C++ or MATLABTM languages. The trained neural network becomes a model able to replicate the faulty behaviour of the circuit in presence of faults. Later, trained artificial neural network models could be used to develop a components characterization library available in Matlab/Simulink regrouping different classes of circuits. These pre-defined faulty component models could also be used in high-level models to conduct reliability analysis. Thus, the faulty behaviour of each sub-circuit and their effects on a system could be assessed.

The methodology adopted in this thesis is based on experiments done with two important benchmarks. First, the faulty behaviour of the C17 ISCAS circuit is modeled using a neural network approach. To validate our method, the results are compared with a previously reported faulty signature generation method. Then, our proposed technique is tested with a 4 bit multiplier design, which has a larger dataset. Results show that the neural network approach leads to models that are more accurate than the signature generation method. For the circuit C17, by taking only 30% of the dataset generated with the LIFTING fault simulator, the neural network is able to replicate the output of the circuit in presence of faults while keeping the mean absolute modeling error below 6%.

Titre traduit

Modélisation du comportement fautif de circuits numériques basée sur l'approche par réseaux de neurones de type connection-directe

Résumé traduit

Les rayons cosmiques sont une source d’erreurs douces pour les circuits numériques. Dans le domaine aéronautique, aux altitudes des aéronefs, le flux de neutrons provenant des radiations cosmiques est plus élevé qu’au niveau de la mer. Il est donc utile d’étudier le comportement fautif d’un circuit avant son implémentation afin d’analyser sa robustesse en présence de pannes. Le but de cette recherche consiste à développer une approche pour la modélisation du comportement fautif des circuits numériques. Cette approche peut être appliquée tôt dans le flot de conception avant l’étape de fabrication. Pour ce faire, nous devons tout d’abord extraire le comportement fautif du circuit à partir d’un modèle décrit à bas niveau en langage HDL. Ensuite, cette information est utilisée pour la phase apprentissage d’un réseau de neurones décrit en langage C/C++ ou MATLABTM. Le modèle résultant servira à reproduire le comportement fautif du circuit en présence de pannes. Cette approche est propice à un développement d’une bibliothèque basée sur des modèles fautifs représentés par un réseau de neurones. Cette bibliothèque serait utilisée au niveau Matlab/Simulink et pourrait regrouper plusieurs classes de circuits. L’analyse de fiabilité devient donc possible à haut niveau et l’étude complète d’un design comprenant des sousmodules préalablement caractérisés est à la portée du concepteur.

La méthodologie développée dans le cadre de ce mémoire est basée sur des expérimentations effectuées sur deux circuits. Le premier est le ISCAS C17 avec lequel le comportement fautif a été généralisé par un réseau de neurones. Afin de valider notre méthodologie, les résultats ont été comparés avec une méthode préalablement développée basée sur génération de signatures. Par la suite, un multiplieur 4-bit est utilisé comme deuxième circuit plus élaboré. Les résultats de la modélisation du comportement fautif par réseaux de neurones montrent que la précision est augmentée comparativement à la méthode de génération de signatures. Pour le circuit C17, même en ne prenant que 30% des données générées par le simulateur de pannes LIFTING, le réseau de neurones est capable de reproduire le comportement fautif du circuit tout en préservant une erreur de modélisation sous les 6%.

Type de document: Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires: "Thesis presented to École de technologie supérieure in partial fulfillment of the requirements for a master's degree in electrical engineering". Bibliographie : pages 91-95.
Mots-clés libres: Circuits intégrés numériques. Circuits intégrés Tolérance aux fautes Modèles mathématiques. Réseaux neuronaux (Informatique) Rayonnement cosmique. SEU, réseau de neurones, comportement fautif, circuit numérique, C++, MATLAB
Directeur de mémoire/thèse:
Directeur de mémoire/thèse
Boland, Jean-François
Codirecteur:
Codirecteur
Savaria, Yvon
Programme: Maîtrise en ingénierie > Génie électrique
Date de dépôt: 20 mars 2015 17:53
Dernière modification: 10 déc. 2016 16:33
URI: https://espace.etsmtl.ca/id/eprint/1352

Gestion Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt