Conception d'un module reconfigurable de FFT

Grandmaison, Marie-Eve (2005). Conception d'un module reconfigurable de FFT. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

Prévisualisation

PDF Télécharger (5MB) | Prévisualisation

Résumé

Ce mémoire porte sur la conception d'un module synthétisable de transformée rapide de Fourier (FFT/IFFT) qui répond aux besoin de reconfigurabilité et de réutilisation tout en traitant efficacement un flot sériel de données complexes. La taille ainsi que les largeurs binaires des interfaces et des bus à l'interne sont paramétrées. Les choix entre le type de transformée et d'ordonnancement sont aussi disponibles. Le module de FFT conçu se base sur une architecture matérielle de type pipelinée qui a comme avantages un accroissement des besoins en ressources logarithmique avec l'augmentation de taille et une faible latence. Des simulations ont permis d'identifier les effets de la quantification sur les performances. En comparaison avec des cores commerciaux, notamment les logicores de Xilinx, on trouve que le module de FFT conçu utilise moins de logique. On présente aussi l'utilisation du module reconfigurable pour la réalisation d'un filtre dans le domaine fréquentiel.

Titre traduit

Reconfigurable FFT core design

Résumé traduit

Fast Fourier Transforms (FFT) are used to extract frequency information from a sequence of samples in the time domain. Hardware or firmware implementations of the FFT/IFFT are found in many digital signal processing applications. However, most commercially available cores lack in reconfigurability thus impeding reuse and increasing design time. This master's thesis presents the design of a scalable and parameterizable at synthesis FFT/IFFT core. The transform size, binary word length of inputs, outputs, and twiddle factors are all configurable. Parameters to select between FFT/IFFT and from ordered or bit-reversed inputs/outputs are also available.

The design is based on a pipelined radix-22 architecture where data parallelization is not required. The design allows real-time processing of the serial input signal, while adding minimal processing latency and optimizing memory usage. The building blocks forming the FFT are reused, therfore the resources increase logarithmically with transform size. By oppositon, a parallel FFT architecture would have increased in a step fashion. The results accuracy rely on configuration settings and on round-off methods. Simulations were performed to measure quantization effects and to identify the influence of each parameter. When comparing the designed FFT with commercial ones, like Xilinx Logicore's, for similar configuration our core uses less logic and embedded resources.

The design of a parameterize frequency-domain filter using the FFT is also presented. This kind of filter requires two FFT/IFFT cores, a complex multiplier and buffers. As the time response for a given filter increases, the frequency processing becomes attractive from a hardware resources point of view. For practical cases, the crossover point between frequency-domain and time-domain (FIR) implementations may be as low as 8 complex coefficients. The accuracy performance of both kind offilters is also studied.

Type de document:	Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires:	"Mémoire présenté à l'École de technologie supérieure comme exigence partielle à l'obtention de la maîtrise en génie électrique". Bibliogr.: f. [173]-175.
Mots-clés libres:	Algorithme, Architecture, Bruit, Conception, Construction, Core, Domaine, FFT, Filtre, Fourier, Frequentiel, ierarchique, Module, Quantification, Rapide, Reconfigurable, Transformee
Directeur de mémoire/thèse:	Directeur de mémoire/thèse Belzile, Jean
Codirecteur:	Codirecteur Thibeault, Claude
Programme:	Maîtrise en ingénierie > Génie électrique
Date de dépôt:	11 févr. 2011 19:23
Dernière modification:	01 nov. 2016 23:23
URI:	https://espace.etsmtl.ca/id/eprint/317

Gestion Actions (Identification requise)

Dernière vérification avant le dépôt