La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Caractérisation et analyse des chemins critiques de circuits intégrés asynchrones complexes

Téléchargements

Téléchargements par mois depuis la dernière année

Plus de statistiques...

Têtu, Jean-François (2014). Caractérisation et analyse des chemins critiques de circuits intégrés asynchrones complexes. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

[img]
Prévisualisation
PDF
Télécharger (533kB) | Prévisualisation

Résumé

Ce mémoire porte sur la conception et la vérification de circuits asynchrones complexes. Complexe implique des circuits non-trivaux qui réalisent des fonctions complexes comme un microprocesseur.

Les circuits produits maintenant intègrent de plus en plus de fonctions. Donc, ils contiennent un nombre grandissant de transistors. Ils peuvent réaliser plus de tâches complexes qu’auparavant, mais ils consomment aussi plus d’énergie. Les appareils et périphériques mobiles ont besoin de réaliser eux aussi plus d’applications, mais ils ne peuvent pas se permettre de consommer plus d’énergie compte tenu de leurs systèmes d’alimentation à base de piles.

Une méthode de conception qui permet de créer des circuits puissants, mais peu énergivores est la méthode asynchrone. Le paradigme asynchrone est intéressant, car il n’impose pas une horloge globale et la remplace par des processus de synchronisation inter-module. Ceci élimine donc le réseau de distribution énergivore de l’horloge globale tout en réduisant le nombre de transitions superflues qui augmentent inutilement la puissance dynamique. Étant donné que la conception de circuits traditionnelle est basée sur le paradigme synchrone, il y a un manque d’outils pour l’aide à la conception asynchrone. En effet, le processus de conception de circuits synchrone est en partie automatisé par des outils. Ces outils permettent, notamment, la synthèse du circuit, la vérification temporelle et la création de patrons de test pour la puce produite. Pour que l’approche de conception asynchrone soit plus généralement acceptée, il faudrait concevoir des outils qui permettent l’utilisation des logiciels traditionnels. Ceci a pour but d’adapter les outils au paradigme pour ne pas imposer un changement de méthodologie aux concepteurs.

L’outil développé dans ce mémoire, nommé qmi, réussi à généraliser le concept de l’analyse temporelle statique en admettant l’inspection de nuages de logique combinatoire dans les chemins d’horloge. Ces nouvelles structures de circuits sont associées à des configurations qui proviennent d’observations faites sur les circuits asynchrones créés selon la méthodologie de l’entreprise Octasic. De plus, l’outil permet de générer des fichiers de configuration pour la suite logicielle Tessent de Mentor Graphics qui est utilisée, notamment, pour la génération des patrons de tests. Bref, en identifiant automatiquement les bascules membres des structures typiques, qmi peut adapter les outils de conception traditionnels au paradigme asynchrone permettant ainsi de régler la problématique causée par le manque d’outils.

Titre traduit

Characterization and analysis of critical paths within complex asynchronous circuits

Résumé traduit

This thesis addresses the verification and design of complex asynchronous circuits. Complex implies the design on non-trivial circuits, like microprocessors.

Circuits and designs made today contain more and more functions. Hence, they contain a growing number of transistors. The designs can implement increasingly complex functions compared to older circuits, but they also need more energy to execute them. Mobile phones and devices also need to be more and more powerful. However their battery-based power supplies cannot efficiently feed a power-hungry processor.

A method that can be used to create powerful yet energy efficient devices is the asynchronous methodology. The asynchronous paradigm is interesting because it doesn’t require a global clock signal. It is replaced by inter-module synchronization methods. This eliminates the need for a global clock distribution network while reducing the number of useless transitions in the device. Without a global clock network and useless transitions, the device can have a lower power consumption. Since the traditional way to create digital circuits is based on the synchronous paradigm, asynchronous oriented CAD tools are mostly unavailable. Indeed, the synchronous methodology is integrated and automated by CAD tools. These tools allow the designer to synthesize the design and to assure the timing closure of the design. There are also tools that enable the designer to create test patterns used to test the chip once it’s created in silicon. To further the acceptance of the asynchronous paradigm, there must be tools that adapt the usage of traditional tools. This entails that the tools are adapted to the paradigm without necessarily adapting the designers to the paradigm.

The tool developed in this thesis, named qmi, succesfully generalizes the concept of timing analysis by allowing the presence of combinational logic in the clock paths. Theses structures are bounded by configurations that were discovered by the analysis of circuits produced by the methodology used by the Octasic company. Moreover, the tool generates configuration files to be used with Tessent by Mentor Graphics. Tessent is a tool suite used to adapt circuits for testing and to create test patterns. Thus, qmi can adapt traditional tools to the asynchronous paradigm thereby solving the initial problem caused by the lack of tools.

Type de document: Mémoire ou thèse (Mémoire de maîtrise électronique)
Mots-clés libres: asynchrone, circuit, analyse temporelle, vérification
Directeur de mémoire/thèse:
Directeur de mémoire/thèse
Thibeault, Claude
Codirecteur:
Codirecteur
Gagnon, François
Programme: Maîtrise en ingénierie > Génie électrique
Date de dépôt: 28 janv. 2021 15:05
Dernière modification: 28 janv. 2021 15:05
URI: https://espace.etsmtl.ca/id/eprint/1375

Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt