La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Filtre à décimation parallelisé

Téléchargements

Téléchargements par mois depuis la dernière année

Plus de statistiques...

Mourid, Btisam (2003). Filtre à décimation parallelisé. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

[thumbnail of MOURID_Btisam.pdf]
Prévisualisation
PDF
Télécharger (2MB) | Prévisualisation

Résumé

Plusieurs applications radio utilisent de plus en plus de hautes fréquences d'échantillonnage qui permettent de numériser directement les signaux RF. Malheureusement, la vitesse de l'unité de traitement numérique des signaux actuellement disponible est limitée. Elle ne permet pas d'atteindre des hautes fréquences d'horloge.

L'objectif principal de ce mémoire est justement d'étudier et de développer une architecture prallelisée de filtres décimateurs qui offre la possibilité d'opérer à une haute fréquence d'échantillonnage de l'ordre de 1 GHz. Cette architecture doit être programmable avec les moyens technologiques disponibles tels que FPGA. Elle doit être également efficace avec une complexité acceptable. Ainsi, deux techniques ont été étudiées. La première technique consiste à utiliser des filtres numériques RII. La seconde technique consiste à l'utilisation des filtres Cascaded Integrate and Comb (CIC) où plusieurs structures ont été analysées et évaluées.

Titre traduit

Parallelized decimating filters

Résumé traduit

Many software radio applications use high sampling frequencies in order to digitize signals at RF, which reduces the number of required tuneable RF components at the receiver. Due to various limitations of current FPGA technology, the sampled signal needs to be decimated efficiently with low complexity.

Thus, the goal of this project is to develop an appropriate architecture of programmable digital decimating filter. This parallelized architecture allows filtering signal sampled at 1 GHz with reasonable complexity. Hence, two techniques are considered. First one consists of using IIR filter. The second one uses the Cascaded lntegrate and Comb filter (CIC), which a number of various architectures are evaluated and compared.

Type de document: Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires: "Mémoire présenté à l'École de technologie supérieure comme exigence partielle à l'obtention de la maîtrise en génie électrique". Bibliogr.: f. [85]-86.
Mots-clés libres: Architecture, Decimation, Echantillonnage, Filtre, Frequence, Numerique, Parallele, Radio, Signal,
Directeur de mémoire/thèse:
Directeur de mémoire/thèse
Gagnon, François
Programme: Maîtrise en ingénierie > Génie électrique
Date de dépôt: 09 mai 2011 20:35
Dernière modification: 17 oct. 2016 23:40
URI: https://espace.etsmtl.ca/id/eprint/761

Gestion Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt