La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Amélioration de la technique de test et diagnostic CDIDDQ

Renquinha, Nik (2014). Amélioration de la technique de test et diagnostic CDIDDQ. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

[img]
Prévisualisation
PDF
Télécharger (3MB) | Prévisualisation
[img]
Prévisualisation
PDF
Télécharger (717kB) | Prévisualisation

Résumé

Ce mémoire a pour objectif l’amélioration de la technique de test et diagnostic CDIDDQ. Le travail réalisé consiste au perfectionnement de l’application du test CDIDDQ sur des circuits intégrés de type FPGA précédemment développée par Haithem (2011) afin d’accroître la capacité à détecter des défectuosités de type court-circuit. Ce mémoire débute par une présentation des notions de base ainsi qu’une revue de littérature où sont présentées différentes notions liées aux pannes de circuits intégrés, l’émulation de pannes sur FPGA, les techniques de tests basées sur le courant ainsi que les travaux passés dans l’application de la technique de test CDIDDQ.

Par la suite, la technique de génération des patrons de test CDIDDQ ainsi que les vecteurs associés à ceux-ci sont présentés. Nous avons utilisé la simulation afin de valider le fonctionnement des patrons de test pour ensuite passer à leur application sur des circuits intégrés de type FPGA. Comme première application expérimentale, nous avons choisi de refaire celle employée par Haithem (2011) en utilisant toutefois un différent système de mesure, ce qui nous a donné des résultats similaires.

Suite à cela, nous avons apporté des modifications sur le montage afin de réduire au maximum le bruit sur l’alimentation. Nous avons utilisé le même FPGA, mais cette fois-ci, sur une autre carte de développement, ce qui nous a permis d’augmenter notre capacité à détecter des pannes de court-circuit. Nous nous sommes aussi intéressés à l’application de la technique sur des circuits plus énergivores allant de 70mA à 3A.

Pour finir, nous présentons en détail la technique d’application expérimentale avec laquelle nous avons pu obtenir les meilleurs résultats. À ce stade, nous utilisons un différent montage, une différente architecture pour le testeur CDIDDQ, une différente technique d’acquisition et un logiciel spécialement mis au point pour les tests CDIDDQ. Ces modifications nous ont, entre autres, permis de détecter des pannes de court-circuit induisant des courants cinq fois plus faibles.

Résumé traduit

This thesis aims to improve the CDIDDQ test and diagnostic technique. The experiments consist in improving the CDIDDQ application, previously developed by Haithem, to detect short-circuit type defect in a FPGA circuit. This thesis begins with an introduction to basic concepts as well as a literature review describing integrated circuit fault concepts, FPGA fault emulation, current-based test techniques, and previous work on the CDIDDQ test technique applications.

Subsequently, the CDIDDQ test pattern generation technique as well as its associated vectors is presented. Simulation was used to validate test patterns in order to apply them on FPGA integrated circuits. We redid Haithem’s (2011) experiment using a different measurement system, which produced almost identical results.

Afterwards, modifications were done on the setup in order to reduce power induced noise as much as possible. The same FPGA was used but on a different prototype board, which increased the ability to detect short circuit defects. We also looked into the application of the technique on energy-hungry circuits from 70mA to 3A.

Finally, the applied experimentation techniques with which we obtained the best results is laid out in detail. At that point, a different setup was used, as well as a different architecture for the CDIDDQ tester, a different acquisition technique and a software custom made for CDIDDQ tests. These modifications allowed us to detect bridge faults with a current five times smaller.

Type de document: Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires: "Mémoire présenté à l'École de technologie supérieure comme exigence partielle à l'obtention de la maîtrise en génie électrique". Bibliographie : pages 99-101.
Mots-clés libres: Courts-circuits. MOS complémentaires Essais. Circuits intégrés à la demande. Réseaux logiques programmables par l'utilisateur. ASIC, CDIDDQ, FPGA, test
Directeur de mémoire/thèse:
Directeur de thèse
Thibeault, Claude
Co-directeurs de mémoire/thèse:
Co-directeurs de thèse
Gagnon, Ghyslain
Programme: Maîtrise en ingénierie > Génie électrique
Date de dépôt: 26 mars 2014 19:51
Dernière modification: 11 mars 2015 15:24
URI: http://espace.etsmtl.ca/id/eprint/1272

Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt

Statistique

Plus de statistique...