Mise en œuvre et caractérisation d'une méthode d'injection de pannes à haut niveau d'abstraction

Robache, Rémi (2013). Mise en œuvre et caractérisation d'une méthode d'injection de pannes à haut niveau d'abstraction. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

Prévisualisation	PDF Télécharger (5MB) | Prévisualisation
Prévisualisation	PDF Télécharger (2MB) | Prévisualisation

Résumé

De nos jours, l’effet des rayons cosmiques sur l’électronique est connu. De nombreuses études ont démontré que les neutrons étaient la cause principale des erreurs non destructives sur les circuits intégrés à bord des avions. De plus, la réduction de la taille des transistors rend les circuits de plus en plus sensibles à ces derniers. Les circuits tolérants aux radiations sont parfois utilisés afin d’améliorer la robustesse des circuits. Cependant, ces circuits sont coûteux et leur technologie tend à être en retard de quelques générations par rapport aux circuits non tolérants. Les concepteurs préfèrent donc utiliser des circuits conventionnels et appliquent des méthodes de mitigation afin d’améliorer la tolérance aux erreurs passagères.

Tout au long de la conception d’un circuit, il est indispensable d’en analyser et d’en vérifier la fiabilité. Les méthodologies conventionnelles de conception ont besoin d’être adaptées afin d’évaluer la tolérance aux erreurs non destructives causées par les radiations. Aujourd’hui, les concepteurs ont besoin de nouveaux outils et de nouvelles méthodologies afin de valider leurs stratégies de mitigation dans le but de satisfaire leurs exigences de tolérance.

Dans ce mémoire, une nouvelle méthodologie permettant de capturer à bas niveau d’abstraction le comportement fautif d’un circuit et de l’appliquer à plus haut niveau est proposée. Pour cela, le nouveau concept de Signature du comportement fautif d’un circuit est présenté. Une Signature permet de créer, à haut niveau d’abstraction (niveau système) des modèles qui reflètent avec précision le comportement fautif d’un circuit appris à bas niveau, au niveau portes logiques. Les comportements fautifs d’un additionneur et d’un multiplicateur 8 bits ont été reproduits sous Simulink avec respectivement des coefficients de corrélation de 98,53 % et 99,86 %. Une méthodologie permettant de générer une bibliothèque de composants fautifs sous Simulink est proposée dans le but de permettre aux concepteurs de vérifier la tolérance de leurs modèles tôt lors de la conception d’un circuit. Les résultats ainsi obtenus pour trois circuits sont présentés et critiqués tout au long de ce mémoire.

Dans le cadre de ce projet, un article scientifique a été publié à la conférence NEWCAS 2013 (Robache et al., 2013). Ce travail présente le nouveau concept de Signature du comportement fautif, la méthodologie de génération de Signatures développée ainsi qu’une preuve de concept avec un multiplicateur 8 bits.

Titre traduit

Implementation and characterization of a fault injection methodology at a high level of abstraction

Résumé traduit

Nowadays, the effects of cosmic rays on electronics are well known. Different studies have demonstrated that neutrons are the main cause of non-destructive errors in embedded circuits on airplanes. Moreover, the reduction of transistor sizes is making all circuits more sensitive to those effects. Radiation tolerant circuits are sometimes used in order to improve the robustness of circuits. However, those circuits are expensive and their technologies often lag a few generations behind compared to non-tolerant circuits. Designers prefer to use conventional circuits with mitigation techniques to improve the tolerance to soft errors.

It is necessary to analyse and verify the dependability of a circuit throughout its design process. Conventional design methodologies need to be adapted in order to evaluate the tolerance to non-destructive errors caused by radiations. Nowadays, designers need new Tools and new methodologies to validate their mitigation strategies if they are to meet system requirements.

In this thesis, we are proposing a new methodology allowing to capture the faulty behavior of a circuit at a low level of abstraction and to apply it at a higher level. In order to do that, we are introducing the new concept of faulty behavior Signatures that allows creating, at a high level of abstraction (system level) models that reflect with high fidelity the faulty behavior of a circuit learned at a low level of abstraction, at gate level. We successfully replicated the faulty behavior of an 8 bit adder and multiplier with Simulink, with respectively a correlation coefficient of 98.53% and 99.86%. We are proposing a methodology that permits to generate a library of faulty components, with Simulink, allowing designers to verify the dependability of their models early in the design flow. We are presenting and analyzing our results obtained for three different circuits throughout this thesis.

Within the framework of this project a paper was published at the NEWCAS 2013 conference (Robache et al., 2013). This works presents the new concept of faulty behavior Signature, the methodology for generating Signatures we developed and also our experiments with an 8bit multiplier.

Type de document:	Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires:	"Mémoire présenté à l'École de technologie supérieure comme exigence partielle à l'obtention de la maîtrise en génie électrique". Bibliographie : pages 119-121.
Mots-clés libres:	Circuits intégrés Tolérance aux fautes. Circuits intégrés Simulation par ordinateur. Rayonnement cosmique. Réseaux logiques programmables par l'utilisateur. comportement fautif, injection, panne, signature, rayons cosmiques, SEU, fiabilité, FPGA
Directeur de mémoire/thèse:	Directeur de mémoire/thèse Boland, Jean-François
Codirecteur:	Codirecteur Savaria, Yvon
Programme:	Maîtrise en ingénierie > Génie électrique
Date de dépôt:	28 mars 2014 19:26
Dernière modification:	10 mars 2017 21:09
URI:	https://espace.etsmtl.ca/id/eprint/1200

Gestion Actions (Identification requise)

Dernière vérification avant le dépôt