Amélioration des méthodes d’émulation des pannes par les radiations cosmiques sur les FPGA

Laouej, Mariem (2021). Amélioration des méthodes d’émulation des pannes par les radiations cosmiques sur les FPGA. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

Prévisualisation

PDF Télécharger (1MB) | Prévisualisation

Résumé

La terre est bombardée par un flux de particules chargées énergétiques appelées rayons cosmiques. Les effets des rayons cosmiques sur la microélectronique sont connus et sont de plus en plus préoccupants, en particulier pour les systèmes embarqués des avions volant à des altitudes de plus en plus élevées. En effet, la diminution de la taille des transistors a fait en sorte que les circuits sont en général plus sensibles aux radiations cosmiques.

Dans ce contexte, il est important d’investiguer la réaction de ces systèmes embarqués face aux radiations. Si les tests accélérés sous faisceaux de particules demeurent la manière la plus réaliste de faire cette investigation, d’autres techniques, telle l’émulation, permettent d’initier cette tâche. L’objectif de ce projet est l’amélioration d’une méthode d’injection de pannes par émulation en terme de représentativité ainsi qu’en terme de rapidité pour la reproduction la plus fidèle possible des résultats des tests sous faisceaux de neutrons obtenus au laboratoire TRIUMF de Vancouver.

Dans ce mémoire, une série d’expérimentations d’injection de pannes est effectuée tout en ciblant des parties précises de la mémoire de configuration des circuits utilisés. Les circuits utilisés par nos expérimentations sont les FPGA à base de mémoire SRAM, qui représentent un choix populaire dans les environnements aéronautiques. Le type des pannes ciblées, très fréquemment rencontré dans les composants de mémoire SRAM, est le SEU (single event upset), qui constitue l’effet habituel du passage d’un neutron dans une région sensible d’un microcircuit.

Nous proposons une nouvelle méthode qui consiste à attaquer les parties essentielles des bits des LUT (Look Up Table), représentant la plus petite entité configurable du FPGA permettant la mise en oeuvre des fonctions logiques simples, ainsi que des bits Non LUT, représentant les autres bits de configuration, tout en considérant la différence de sensibilité entre ces bits. Cette approche est efficace, elle contribue à la réalisation de notre objectif, de plus, elle permet une estimation de nombre des bits critiques.

Titre traduit

Improvement of fault injection methods under the effects of cosmic radiations

Résumé traduit

The earth is bombarded by a stream of energetic charged particles called cosmic rays. The effects of cosmic rays on microelectronics are known and are of increasing concern, especially for on-board systems in airplanes flying at ever-higher altitudes. Indeed, the decrease in the size of transistors has resulted in circuits that are generally more sensitive to cosmic radiation.

In this context, it is important to investigate the reaction of these embedded systems to radiation. If accelerated tests under particle beams remain the most realistic way to do this investigation, other techniques, such as emulation, allow to initiate this task. The objective of this project is the enhancement of a method of fault injection by emulation in terms of representativeness as well as in terms of speed for the most faithful reproduction of the results of the tests under neutron beams obtained at the TRIUMF laboratory in Vancouver.

In this thesis, a series of fault injection experiments are performed while targeting specific parts of the configuration memory of the circuits used. The circuits used in our experiments are SRAM-based FPGAs, which are a popular choice in aerospace environments. The type of targeted failures, very frequently encountered in SRAM memory components, is the SEU (single event upset), which is the usual effect of a neutron passing through a sensitive region of a microcircuit.

We propose a new method, which consists in attacking the essential parts of the LUT (Look Up Table) bits, representing the smallest configurable entity of the FPGA allowing the implementation of simple logic functions, as well as the Non-LUT bits, representing the other configuration bits, while considering the difference in sensitivity between these bits. This approach is efficient, it contributes to the achievement of our objective, and it allows an estimation of the number of critical bits.

Type de document:	Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires:	"Mémoire présenté à l’École de technologie supérieure comme exigence partielle à l’obtention de la maîtrise avec mémoire en génie électrique". Comprend des références bibliographiques (pages 79-83).
Mots-clés libres:	FPGA à mémoire SRAM, SEU, injection de pannes, effet de radiations, benchmarks
Directeur de mémoire/thèse:	Directeur de mémoire/thèse Thibeault, Claude
Programme:	Maîtrise en ingénierie > Génie électrique
Date de dépôt:	10 janv. 2022 15:51
Dernière modification:	10 janv. 2022 15:51
URI:	https://espace.etsmtl.ca/id/eprint/2807

Gestion Actions (Identification requise)

Dernière vérification avant le dépôt