Design and implementation of an enhanced successive cancellation flip decoder and rapid SCF execution-time estimation

Kalatian, Tannaz (2021). Design and implementation of an enhanced successive cancellation flip decoder and rapid SCF execution-time estimation. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

Prévisualisation

PDF Télécharger (2MB) | Prévisualisation

Résumé

Modern communication and storage systems require error detection and correction to function properly. Since polar codes are error-correcting codes that can achieve channel capacity, they have been receiving a lot of attention in the past decade. According to current studies, a SC decoder, the first algorithm that was proposed to decode polar codes, can achieve channel capacity.

Although SC has good performance in terms of Frame Error Rate (FER) for infinite block length, with short to moderate length codes, this decoding algorithm has an error-correction performance that leaves to be desired.

For these cases, various decoding algorithms were proposed to improve the error-correction performance such as SCF.

The SCF decoder has superior performance, however, its variable execution time makes hardware implementation more complex, since the hardware should be designed to withstand worst-case execution times to prevent buffer overflow.

In this thesis, first, a new decoding algorithm named ESCF is proposed which is based on SCF that reduces the average execution time while maintaining the error-correction performance of the SCF decoder. Our simulation results show that the execution time is reduced especially at lower SNRs at the cost of a small sacrifice in memory requirements.

In the second part of the thesis, we focus on proposing a simple but effective method that predicts the execution time of SCF and identifies the sensitivity of the execution time from various parameters such as block length, code rate, and the CRC length. A low-complexity mechanism was also developed to determine statistics related to the number of trials needed in various situations to decode a frame. This method is to be used as a building block in future works.

Titre traduit

Conception et mise en oeuvre d’un décodeur Flip à annulation successive améliorée et étude des variables efficaces sur la taille du tampon

Résumé traduit

Les systèmes modernes de communication et de stockage nécessitent une détection et une correction des erreurs pour fonctionner correctement. Comme les codes polaires sont des codes correcteurs d’erreurs qui peuvent atteindre la capacité des canaux, ils ont fait l’objet d’une grande attention au cours de la dernière décennie. Selon les études actuelles, un décodeur (Successive-cancellation (SC)), le premier algorithme proposé pour décoder les codes polaires, peut atteindre la capacité du canal.

Bien que SC ait de bonnes performances en termes de taux d’erreur de trame pour une longueur de bloc infinie, avec des codes de longueur courte à moyenne, cet algorithme de décodage a une performance de correction d’erreur qui laisse à désirer.

Pour ces cas, divers algorithmes de décodage ont été proposés pour améliorer les performances de correction d’erreurs, comme le Successive-cancellation Flip (SCF).

Le décodeur SCF a des performances supérieures, cependant, son temps d’exécution variable rend l’implémentation matérielle plus complexe, puisque le matériel doit être conçu pour supporter les temps d’exécution les plus défavorables afin d’éviter un débordement de tampon.

Dans ce mémoire, nous proposons d’abord un nouvel algorithme de décodage nommé Enhanced Successive-cancellation Flip (ESCF) qui est basé sur SCF et qui réduit le temps d’exécution moyen tout en maintenant les performances de correction d’erreurs du décodeur SCF. Les résultats de nos simulations montrent que le temps d’exécution est réduit surtout pour des Signal Noise Ratios (SNRs) plus faibles au prix d’un petit sacrifice au niveau des besoins en mémoire.

Dans la deuxième partie de la thèse, nous nous concentrons sur la proposition d’une méthode simple mais efficace qui prédit le temps d’exécution de SCF et identifie la sensibilité du temps d’exécution à divers paramètres tels que la longueur de bloc, le taux de code et la longueur du contrôle de redondance cyclique (Cyclic Redundancy Check (CRC)). Un mécanisme peu complexe a également été développé pour déterminer les statistiques relatives au nombre d’essais nécessaires dans diverses situations pour décoder une trame. Cette méthode sera utilisée comme élément de base dans des travaux futurs.

Type de document:	Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires:	"Thesis presented to École de technologie supérieure in partial fulfillment for a master’s degree with thesis in electrical engineering". Comprend des références bibliographiques (pages 59-60).
Mots-clés libres:	5G, communication de données, codes polaires, correction et détection d’erreurs, décodage par annulation successive améliorée
Directeur de mémoire/thèse:	Directeur de mémoire/thèse Giard, Pascal
Programme:	Maîtrise en ingénierie > Génie électrique
Date de dépôt:	28 janv. 2022 19:57
Dernière modification:	28 janv. 2022 19:57
URI:	https://espace.etsmtl.ca/id/eprint/2860

Gestion Actions (Identification requise)

Dernière vérification avant le dépôt