La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Low power agile wideband RF CMOS front-ends for 5G, Wi-Fi 6E and impulse radio applications

Téléchargements

Téléchargements par mois depuis la dernière année

Plus de statistiques...

Shams, Nakisa (2022). Low power agile wideband RF CMOS front-ends for 5G, Wi-Fi 6E and impulse radio applications. Thèse de doctorat électronique, Montréal, École de technologie supérieure.

[thumbnail of SHAMS_Nakisa_v2.pdf]
Prévisualisation
PDF
Télécharger (10MB) | Prévisualisation

Résumé

The 2020s belong to the ffth generation, 5G, that is a new radio (NR) standard, which is considered an outstanding evolution over the current communication systems and can be fexibly confgured for various application scenarios. Thus, our lives will be afected by 5G more dramatically than any other technology shift since it will lead us to a fully connected world. 5G using sub-6 GHz frequency band and millimeter wave (mm-Wave) spectrum together with other RF technologies like ultra-wideband (UWB) will provide multiple services.

As 5G NR transitioned from concept to reality, Wi-Fi has been the developing standard in parallel to keep it at par with the cellular standard providing better performance and higher throughput. Recently, the IEEE introduced a new task group, i.e., the Wi-Fi 6E or IEEE 802.11ax, to investigate and realize next-generation Wi-Fi technologies. Wi-Fi 6E refers to the set of Wi-Fi devices, provides gigabit throughputs with higher performance, faster data rates, and lower latency, and complements the deployment of 5G networks to provide connectivity indoors, where 5G NR is far less efective. Wi-Fi 6E was extended into the 6 GHz band, ofering considerable increases in available bandwidth. However, its relatively high power dissipation poses challenges for Wi-Fi being adopted for low power platforms, such as Internet-of-Things (IoT) devices and wireless sensor nodes. Forecasts of numerous connected devices by 2030 and the realization of 5G and Wi-Fi 6E drive the need for circuit-level techniques to alleviate the increasing interference coming with this growing number of devices.

To this end, this work focuses on design techniques to provide highly interference resilient RF receiver front-end architectures in a power efcient manner and operating in a wide range of input RF frequencies. First, a literature review is presented. It focuses on the RF receiver frontends, their transistor-level circuit, and their specifcations. In the second part of this dissertation, we demonstrate three wideband RF receivers using a 4-, 8-, and 16-path switching confguration that allows for the selection of the third harmonic of the local oscillator (LO) frequency, and that efectively suppresses other harmonics to reduce the input frequency and power consumption of the multi-phase clock generator at higher RF frequency bands of operation.

When considering the design challenges related to the N-path switching flter, including the number of switches, power consumption of the LO phases generation circuitry, and noise performance, it is shown that an 8-path switching flter system is preferred to provide a suitable trade-of between the harmonic fold back efects, noise fgure, circuit area, and power consumption. Thus, the third part of this dissertation demonstrates a blocker-tolerant harmonic selection wideband RF receiver that can be reconfgured to select the frst and third harmonics of the switching frequency at the low and high frequency bands, respectively. We present a proof of concept integrated circuit in 130 nm CMOS technology process and present the measurement results.

Strong out-of-band (OOB) interference or undesired blockers can desensitize a receiver. To enhance resilience to the blockers, the RF front-end must avoid amplifcation at blocker frequencies at the input node of the receiver. To do this, two diferent wideband noise-cancelling wideband RF receiver architectures are then presented that have the capability of tolerating the LO harmonic blockers without sacrifcing noise performance and alleviating the SAW pre-flters requirement while consuming low clocking power consumption. Measurement results from the integrated circuit prototypes in 65 nm CMOS confrm our techniques’ benefts.

Since power dissipation is always important for wideband communication devices, more power can be saved by exploiting a self-demodulating direct conversion impulse radio UWB (IRUWB) architecture. To this end, this dissertation describes the study, design, fabrication, and characterization of a reconfgurable dual-band non-coherent wideband IR-UWB front-end. The proposed multi-band IR-UWB receiver can be digitally reconfgured in diferent operating frequency modes, and is able to support data modulated in binary frequency shift keying (FSK) in addition to on-of keying (OOK), and allows for the leveraging of ternary signaling by combining both OOK and FSK modulations. Ultimately, a detailed design methodology and measurement results of the fabricated receiver in TSMC 130 nm CMOS technology are presented.

The presented techniques will undoubtedly allow the development of new applications, and will thus contribute to the scientifc knowledge advancement on RF wideband receiver front-ends.

Titre traduit

Circuits CMOS RF large bande agiles à faible consommation pour les applications de la 5G, du Wi-Fi 6E et de la radio impulsionnelle

Résumé traduit

Les années 2020 appartiennent à la cinquième génération, la 5G, c’est-à-dire une nouvelle norme radio (NR), qui est considérée comme une évolution remarquable par rapport aux systèmes de communication actuels et qui peut être configurée de manière flexible pour divers scénarios d’application. Ainsi, nos vies seront affectées par la 5G de manière plus spectaculaire que tout autre changement technologique, car elle nous mène vers un monde entièrement connecté. La 5G, qui utilise la bande de fréquences sub-6 GHz et le spectre des ondes millimétriques (mm-Wave) avec d’autres technologies RF comme les radios à bande ultra-large (UWB), fournira de multiples services.

Alors que la 5G NR est passée de l’état de concept à celui de réalité, la norme Wi-Fi s’est développée en parallèle pour rester au niveau de la norme cellulaire et offrir de meilleures performances et un débit plus élevé. Récemment, l’organisation IEEE a créé un nouveau groupe de travail, le Wi-Fi 6E ou IEEE 802.11ax, pour étudier et réaliser les technologies Wi-Fi de nouvelle génération. Wi-Fi 6E fait référence à l’ensemble des dispositifs Wi-Fi, fournit des débits gigabit avec des performances plus élevées, des débits de données plus rapides et une latence plus faible, et complète le déploiement des réseaux 5G pour fournir une connectivité à l’intérieur, où la 5G NR est beaucoup moins efficace. Le Wi-Fi 6E a été étendu à la bande 6 GHz, offrant une augmentation considérable de la bande passante disponible. Cependant, sa dissipation d’énergie relativement élevée pose des problèmes à l’adoption du Wi-Fi pour les plateformes à faible consommation, telles que les dispositifs de l’Internet des objets (IoT) et les noeuds de capteurs sans fil. Les prévisions d’un grand nombre d’appareils connectés d’ici 2030 et la réalisation de la 5G et de la Wi-Fi 6E entraînent le besoin de techniques au niveau des circuits pour atténuer les interférences croissantes liées à ce nombre croissant d’appareils.

À cette fin, ce travail se concentre sur les techniques de conception pour fournir des architectures frontales de récepteur RF hautement résistantes aux interférences, de manière économe en énergie et fonctionnant dans une large gamme de fréquences RF d’entrée. Tout d’abord, une revue de la littérature est présentée. Elle se concentre sur les circuits frontaux des récepteurs RF, leurs circuits au niveau des transistors et leurs spécifications. Dans la deuxième partie de cette thèse, nous démontrons trois récepteurs RF utilisant une configuration de commutation à 4, 8 et 16 chemins qui permettent la sélection de la troisième harmonique de la fréquence de l’oscillateur local (LO), et qui suppriment efficacement les autres harmoniques afin de réduire la fréquence d’entrée et la consommation d’énergie du générateur d’horloge multiphase dans des bandes de fréquences RF plus élevées.

En considérant les défis de conception liés au filtre de commutation à N chemins, y compris le nombre de commutateurs, la consommation énergétique du circuit de génération des phases du LO et la performance de bruit, il est démontré qu’un système de filtre de commutation à 8 chemins est préférable pour fournir un compromis approprié entre les effets de repli harmonique, la mesuresbruit, la surface du circuit et la consommation d’énergie. Ainsi, la troisième partie de cette thèse démontre un récepteur RF à sélection d’harmoniques tolérant aux bloqueurs qui peut être reconfiguré pour sélectionner les premières et troisièmes harmoniques de la fréquence de commutation dans les bandes de fréquences basses et hautes, respectivement. Nous présentons un circuit intégré de preuve de concept en technologie CMOS 130 nm. Nous présentons un circuit intégré de preuve de concept dans un processus de technologie CMOS et nous présentons les résultats de mesures.

De fortes interférences hors bande (OOB) ou des bloqueurs indésirables peuvent désensibiliser un récepteur. Pour améliorer la résilience aux bloqueurs, le circuit frontal RF doit éviter l’amplification aux fréquences des bloqueurs au niveau du noeud d’entrée du récepteur. Pour ce faire, deux architectures différentes de récepteurs RF à large bande et antibruit sont présentées. Elles sont capables de tolérer les bloqueurs d’harmoniques LO sans sacrifier les performances en matière de bruit et en éliminant les pré-filtres SAW tout en consommant peu d’énergie d’horloge. Les résultats de mesure des prototypes de circuits intégrés en CMOS 65 nm confirment les avantages de nos techniques.

La dissipation d’énergie étant toujours importante pour les dispositifs de communication à large bande, il est possible d’économiser davantage d’énergie en exploitant une architecture IR-UWB à conversion directe auto-démodulante. À cette fin, cette thèse décrit l’étude, la conception, la fabrication et la caractérisation d’une électronique frontale IR-UWB non cohérent à double bande reconfigurable. Le récepteur IR-UWB multi-bandes proposé peut être reconfiguré numériquement dans différents modes de fréquence de fonctionnement, et est capable de supporter des données modulées en modulation par déplacement de fréquence binaire (FSK) en plus de la modulation tout-ou-rien (OOK), et permet de tirer parti de la signalisation ternaire en combinant les modulations OOK et FSK. Enfin, une méthodologie de conception détaillée est proposée, les résultats de mesure du récepteur fabriqué en technologie CMOS TSMC 130 nm et des discussions sont présentées.

Les techniques présentées permettront sans aucun doute le développement de nouvelles applications et contribueront ainsi à l’avancement des connaissances scientifiques sur les récepteurs frontaux à large bande RF.

Type de document: Mémoire ou thèse (Thèse de doctorat électronique)
Renseignements supplémentaires: "Manuscript-based thesis presented to École de technologie supérieure in partial fulfillment for the degree of doctor of philosophy". Comprend des références bibliographiques (pages 185-198).
Mots-clés libres: récepteur, sélection des harmoniques, suppression du bruit, IR-UWB, reconfgurable
Directeur de mémoire/thèse:
Directeur de mémoire/thèse
Nabki, Frédéric
Programme: Doctorat en génie > Génie
Date de dépôt: 20 févr. 2023 15:36
Dernière modification: 20 févr. 2023 15:36
URI: https://espace.etsmtl.ca/id/eprint/3175

Gestion Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt