Détection de signaux radar et estimation de leurs temps d'arrivée

Bongo, Isabelle (2000). Détection de signaux radar et estimation de leurs temps d'arrivée. Mémoire de maîtrise électronique, Montréal, École de technologie supérieure.

Prévisualisation

PDF Télécharger (2MB) | Prévisualisation

Résumé

Ces dernières années, une grande attention s'est portée sur la reconnaissance de la forme d'onde du signal de retour dans les radars modernes à cause de leur pertinence. Cependant, les formes d'onde des signaux de retour étant déformées par le bruit du système, des erreurs sont commises lors de leur détection et estimation. Notre travail consiste à concevoir un circuit numérique de détection des impulsions et de calcul de leurs temps d'arrivée et de leurs largeurs, qui minimise ces erreurs. Ce circuit doit fonctionner à 50 MHz avec une latence maximale de 10 périodes d'horloge au détecteur.

Ce rapport propose un algorithme de détection et d'estimation des impulsions. La détection consiste à comparer l'amplitude des échantillons du front montant à un seuil TH1 et à déclarer l'impulsion valide dès qu'un nombre MH+1 d'échantillons successifs d'amplitudes supérieures à TH1 sont détectés. Suite à une validation d'impulsion, la fin de celle-ci est déclarée dès la détection du premier échantillon inférieur à un deuxième seuil TH2. Le temps d'arrivée (PTA1) de l'impulsion est estimé être le temps correspondant à un certain seuil (PTH). Ce seuil représente sa demi amplitude sur une échelle linéaire. Le signal traité étant numérique, PTA1 est déterminé par interpolation. Après une étude théorique de plusieurs méthodes d'interpolation, la méthode d'interpolation linéaire a été sélectionnée pour l'estimation du PTA1 vu son rapport précision/coût matériel très avantageux. Afin d'alléger encore le coût de cette méthode en évitant une opération de division, nous avons subdivisé l'intervalle des 2 points encadrant PTH (ceux qui servent à l'interpolation) en 16 sous intervalles. L'abscisse du premier point de sous intervalle d'amplitude supérieure à PTH correspond au PTA1. La largeur d'impulsion est le nombre de périodes d'horloge entre le premier échantillon au-dessus de TH1 et le premier en dessous de TH2.

L'entrée schématique de cet algorithme a été réalisée sur Viewlogic. La synthèse du circuit résultant nous donne une fréquence maximale de 57 MHz avec des latences maximales de 5 périodes d'horloge pour le détecteur et de 14 pour le circuit total. Ces résultats remplissent bien toutes les contraintes imposées au circuit. L'implantation du circuit sur FPGA nous a également permis de vérifier toute la logique adoptée et d'obtenir de bons résultats de détection et d'estimation des signaux.

Titre traduit

Pulse radar detection and estimation of their times of arrival

Résumé traduit

In recent year, considerable attention has been paid to waveform recognition techniques because of their suitability. However, signal returns are contaminated by the system noise and cause bad processes of detection and estimation. This work consists of designing a digital circuit for pulse detection and parameters estimation. The parameters are the pulse width and time of arrival. The circuit must run at 50 MHz frequency and have 10 clock periods of maximum latency in its detection circuit.

In this paper a detection and estimation algorithm is proposed to process pulses with minimum error due to noise. The detection consists of comparing samples on the rising edge to a TH1 threshold and to declare the pulse valid as soon as a number MH+l of successive samples whose amplitudes are higher than TH1 are detected. After a pulse validation, its end is declared by the first sample lower than TH2. The pulse time of arrival (PTAO) is supposed to be the time where the pulse amplitude corresponds to a threshold PTH. This threshold represents half the pulse amplitude on a linear scale. Since signals are numeric, this time must be determined by interpolation. We made theoretical studies of many of them. Finally, we chose the linear interpolation because it gives satisfying results in precision and hardware cost. To simplify this method by avoiding a division, we use an approximation method by subdividing the interval of the two points around the threshold (those used by the linear interpolation) in 16 subintervals. The amplitudes of those corresponding points are compared to the threshold PTH. The abscissa of the first one above PTH corresponds to PTAO. The pulse width is the time between the first sample above TH1 and the first one below TH2.

The schematic entry of this algorithm was made on Viewlogic. The synthesis of the result circuit gave us a maximum clock frequency of 57 MHz with maximum latencies of 5 clock periods for the detecter and 14 clock periods for the global circuit. These results meet all imposed constraints. The implementation of this circuit on a FPGA allowed verifying the adopted logic and gave satisfying results of signals detection and estimation.

Type de document:	Mémoire ou thèse (Mémoire de maîtrise électronique)
Renseignements supplémentaires:	"Mémoire présenté à l'École de technologie supérieure comme exigence partielle à l'obtention de la maîtrise en génie électrique". Bibliogr.: p. 61.
Mots-clés libres:	Circuit, Detection, Radar, Signal, Systeme, Temps, Viewlogic
Directeur de mémoire/thèse:	Directeur de mémoire/thèse Thibeault, Claude
Codirecteur:	Codirecteur Gagnon, François
Programme:	Maîtrise en ingénierie > Génie électrique
Date de dépôt:	19 mai 2011 15:01
Dernière modification:	03 oct. 2016 19:57
URI:	https://espace.etsmtl.ca/id/eprint/853

Gestion Actions (Identification requise)

Dernière vérification avant le dépôt