La vitrine de diffusion des mémoires et thèses de l'ÉTS
RECHERCHER

Mise en oeuvre et validation d’une méthodologie estimant la sensibilité des blocs d’entrée/sortie des FPGA à base de SRAM face aux radiations

Téléchargements

Téléchargements par mois depuis la dernière année

Plus de statistiques...

Tazi, Fatima Zahra (2017). Mise en oeuvre et validation d’une méthodologie estimant la sensibilité des blocs d’entrée/sortie des FPGA à base de SRAM face aux radiations. Thèse de doctorat électronique, Montréal, École de technologie supérieure.

[thumbnail of TAZI_Fatima_Zahra.pdf]
Prévisualisation
PDF
Télécharger (8MB) | Prévisualisation
[thumbnail of TAZI_Fatima_Zahra-web.pdf]
Prévisualisation
PDF
Télécharger (1MB) | Prévisualisation

Résumé

De nos jours, l’effet des radiations cosmiques sur l’électronique est devenu la preoccupation par excellence des intervenants qui sont intéressés par la robustesse des circuits intégrés. Plusieurs études ont été menées dans cette optique, essentiellement pour les applications spatiales où les environnements sont denses en ce qui a trait aux particules qui peuvent engendrer le dysfonctionnement voir la destruction de ces applications, lorsque ces particules interagissent avec les circuits intégrés. Les circuits tolérants aux radiations semblent être une bonne solution pour améliorer la robustesse de ces circuits. Cependant, ces circuits sont généralement plus coûteux et ils ont quelques noeuds technologiques en retard sur les circuits non tolérants. Les concepteurs préfèrent alors utiliser des circuits conventionnels et appliquer des méthodes de mitigation afin d’améliorer la tolérance aux erreurs passagères.

Afin d’améliorer la tolérance et la fiabilité des circuits conventionnels, il est indispensable d’analyser la vulnérabilité de ces circuits dans les différents niveaux du flot de conception. Ceci se traduit par une adaptation des méthodes de conception conventionnelles afin d’intégrer la tolérance aux erreurs causées par les radiations.

Dans cette thèse, nous sommes principalement intéressés à élaborer, mettre en oeuvre et valider une approche méthodique permettant d’estimer la sensibilité des ressources requises pour l'implémentation d'applications avioniques dans les circuits intégrés programmables (FPGA) à base de mémoire SRAM, par rapport aux événements singuliers (Single Event Upset, SEU) et multiples (Multiple Bit Upset, MBU). En effet, les FPGA à base de mémoire SRAM sont de plus en plus utilisés par l’industrie de l’aérospatial grâce à leurs caractéristiques de prototypage rapide et de reconfiguration sur site bien qu’ils soient vulnérables aux radiations. Nous proposons une nouvelle méthodologie qui étudie les effets des évènements singuliers (SEU et MBU) sur les blocs d’entrée/sortie (IOB) des FPGA à base de SRAM. Plus précisémment, cette étude propose un modèle de pannes de délai permettant de caractériser l’impact de ces évènements sur les IOB.

Dans ce contexte, cette thèse s’est appuyée sur l’étude de deux FPGA (Virtex-5 et Artix-7) de la société Xilinx. Deux différentes techniques ont été utilisées pour générer des SEU, à savoir l’injection de pannes et les expériences réelles d’irradiation. Les résultats obtenus durant les expériences d’irradiation ont montré l’existence de délais dans les IOB induits par les SEU de l’ordre de 6.2 ns pour le Virtex-5 et 3.8 ns pour l’Artix-7. Ces résultats ont été validés aussi par injection de pannes au moyen de l’utilitaire SEU Controller.

Cette thèse présente aussi une étude plus poussée de l’effet des radiations sur les délais observés dans les IOB des FPGA à base de SRAM. Plus spécifiquement, cette recherche a proposé et validé des modèles de pannes permettant de décrire et de mieux comprendre les mécanismes pouvant mener aux délais observés dans les IOB.

Un dernier aspect de cette thèse réside dans l’étude de la fiabilité de la robustesse de quelques techniques de mitigation appliquées à l’intérieur des IOB des FPGA à base de SRAM. Des observations importantes ont révélé que les SEU qui affectent les IOB peuvent rendre les techniques de correction et de reconfiguration (Scrubbing) insuffisantes pour corriger et éviter l’accumulation de plusieurs erreurs. Ces observations ont lancé une réflexion sur le type de technique de mitigation adéquat qui doit être utilisé dans les IOB en présence des SEU.

Résumé traduit

Nowadays, the effects of cosmic rays on electronics have become the pre-eminent concern of researchers who are interested in the robustness of integrated circuits. Many researches have been elaborated in this direction, mainly for aerospace applications where the environments are dense in terms of particles which can lead to the dysfunction or even to the destruction of these applications, when interacting with integrated circuits. Radiation tolerant circuits seem to be a good solution to improve the robustness of these circuits. However, those circuits are generally more expensive and their technologies often lag a few generations behind nontolerant circuits. Designers prefer to use conventional circuits and apply mitigation techniques to improve the tolerance of soft errors.

To improve the tolerance and the reliability of conventional circuit, it is necessary to analyze the vulnerability of these circuits in different levels of abstraction in the design flow. Conventional design methodologies need to be adapted in order to evaluate the tolerance to errors caused by radiation.

In this Thesis, we are mainly interested to elaborate and validate a methodology allowing the estimation of the sensibility of resources required to implement avionics applications in SRAM-based FPGA, against single events (SEU) and multiple events (MBU). In fact, the SRAM-based FPGA are increasingly used by the aerospace community due to their rapid prototyping and on-site reconfiguration characteristics, although they are vulnerable to radiation. We propose a new methodology to study the effects of single events (SEU and MBU) on the input/output blocs (IOB) of SRAM-based FPGA. More precisely, this study propose a delay model to characterize the impacts of these events on IOBs.

In the same context, this Thesis is based on the study of two Xilinx FPGAs (Virtex-5 and Artix-7). Two different techniques were used to generate SEUs, namely fault injection and irradiation experiments. The results from irradiation showed the existence of delays in the IOBs up to 6.2 ns for the Virtex-5 and up to 3.8 ns for the Artix-7. Those results were validated by fault injection using the SEU Controller.

This thesis also presents a further study of the effect of radiations on the delays observed in the IOBs of SRAM-based FPGAs. More precisely, this research propose and validate delay models allowing to describe and better understand the mechanisms that can lead to the delays observed in IOBs.

A final aspect of this thesis is the study of the reliability and the robustness of some mitigation techniques applied inside the IOBs of SRAM-based FPGAs. Important observations have revealed that the SEUs affecting the IOBs can make the correction and reconfiguration techniques (Scrubbing) insufficient to correct and avoid the accumulation of several errors. These observations led to a reflection on the type of adequate mitigation technique that must be used in IOBs in the presence of SEUs.

Type de document: Mémoire ou thèse (Thèse de doctorat électronique)
Renseignements supplémentaires: "Thèse présentée à l’École de technologie supérieure comme exigence partielleà l’obtention du doctorat en génie". Comprend des références bibliographiques (pages 118-123).
Mots-clés libres: FPGA à base de SRAM, SEU, MBU, IOB, effets des radiations, électronique embarquée, techniques de mitigation
Directeur de mémoire/thèse:
Directeur de mémoire/thèse
Thibeault, Claude
Codirecteur:
Codirecteur
Savaria, Yvon
Programme: Doctorat en génie > Génie
Date de dépôt: 03 févr. 2021 21:24
Dernière modification: 03 févr. 2021 21:24
URI: https://espace.etsmtl.ca/id/eprint/1922

Actions (Identification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt