Synthétiseur de fréquence pour les applications avioniques SDR: analyse et conception

Elalaoui Ismaili, Zakaria (2020). Synthétiseur de fréquence pour les applications avioniques SDR: analyse et conception. Thèse de doctorat électronique, Montréal, École de technologie supérieure.

Prévisualisation

PDF Télécharger (9MB) | Prévisualisation

Résumé

De nos jours, les synthétiseurs de fréquence sont des éléments primordiaux dans les circuits de transmetteur-récepteur radio. Ces synthétiseurs jouent le rôle d’oscillateur local capable de générer les fréquences porteuses nécessaires pour les opérations de sur conversion et de sous-conversion fréquentielle. Cette thèse portera sur la conception et l’analyse d’une nouvelle architecture de synthétiseur de fréquence à base de boucle à verrouillage de phase (en anglais Phase-locked loop ou PLL) apte à couvrir un large spectre fréquentiel et notamment le spectre utilisé dans les systèmes de communication avionique.

Le synthétiseur de fréquence proposé est apte à générer une bande de fréquence continue qui atteint 10 GHz. Cette large bande de fréquence permet de garantir l’agilité nécessaire pour répondre aux spécifications fréquentielle de plusieurs systèmes, tout en préservant la haute précision et en respectant les contraintes de bruit de phase, du coût et de consommation de puissance. À travers une étude comparative des architectures existantes dans la littérature, des simulations permettent de choisir l’architecture convenable aux applications visées. Par la suite, une analyse générale de PLL est réalisée pour identifier les considérations de conception ainsi que sélectionner les paramètres clés qui répondent aux exigences de la conception de chaque bloc interne du synthétiseur. Un oscillateur commandé en tension (en anglais voltage controlled oscillator ou VCO) convenable à l’application est conçu en prenant en compte les contraintes d’implémentation. Le détecteur de fréquence/phase, la pompe de charge, les diviseurs de fréquence, le mélangeur à bande latérale unique et les multiplexeurs sont aussi conçus en respectant les contraintes en fréquence et les considérations d’implémentation.

Entièrement intégré en technologie CMOS 0,13 μm, le synthétiseur assure une gamme de fréquences comprise entre 100 MHz et 10 GHz. Cette gamme couvre plusieurs systèmes avioniques de communication et plusieurs standards de communication sans fil existants. D’autre part, le VCO utilisé génère une plage d’accord de 6,6 GHz à 10 GHz (40%). Le bruit de phase du VCO, mesuré à 8,3 GHz, est de -107 dBc/Hz à un décalage de fréquence de 1 MHz avec une consommation de puissance mesurée de 3,4mW. Ainsi, la figure du mérite, nommée FOMV, du VCO proposé atteint 205. En outre, le synthétiseur produit un bruit de phase de -106,4 dBc/Hz à un décalage de fréquence de 1 MHz en générant une porteuse à 8 GHz. La bande passante de la boucle (en anglais loop bandwidth ou ωBW ) est de 110 kHz alors que la gigue d’horloge intégrée est de 637 fs avec une puissance totale mesurée de la PLL qui atteint 15,7 mW, ce qui mène à une figure de mérite gigue/puissance, nommé FOMj, de -232.

Titre traduit

Frequency synthesizer for avionic SDR applications : analysis and design

Résumé traduit

Nowadays, frequency synthesizers are widely used as local oscillators in modern front-end transceivers. They are used to generate required carrier frequencies for up and down frequency conversion. This dissertation will focus on the design and the analysis of a new frequency synthesizer architecture based on PLL able to cover a large spectrum and mainly the one used for avionic communications.

The proposed frequency synthesizer provides a continuous frequency band reaching 10 GHz. This wide frequency range allows for enough agility in order to meet frequency specifications of several systems, while providing high accuracy and respecting phase noise, cost and power consumption constraints. Based on a comparative analysis of synthesizer architectures presented in the literature, simulations allow to choose the suitable architecture for the intended application. Subsequently, a general analysis performed on the PLL allowed distinguishing the design considerations as well as selecting of different characteristics and key parameters in order to meet the design requirements for each internal synthesizer block. A suitable VCO for the application has been designed depending on implementation considerations. Meanwhile, the phase frequency detector, the charge pump, the single side band mixer, frequency dividers and multiplexers are also designed while respecting frequency constraints and implementation considerations.

Fully integrated in 0.13 μm CMOS technology, the frequency synthesizer provides a carrier frequency range from 100 MHz to 10 GHz covering numerous avionics communication applications and existing wireless communication standards. The VCO used provides a wide tuning range of 6.6 GHz to 10 GHz (40%). The VCO phase noise, measured at 8.3 GHz, is about -107 dBc/Hz at a frequency offset of 1 MHz with a power consumption of 3.4 mW. Thus, the VCO figure of merit (FOMV ) is 205. In addition, the synthesizer exhibits a total phase noise of -106.4 dBc/Hz at a 1 MHz frequency offset for a 8 GHz output frequency. The PLL loop bandwidth is of 110 kHz while the measured integrated jitter is about 637 fs with a measured PLL consumption of 15.7 mW which lead to a jitter FOMj of -232.

Type de document:	Mémoire ou thèse (Thèse de doctorat électronique)
Renseignements supplémentaires:	"Thèse présentée à l’École de technologie supérieure comme exigence partielle à l’obtention du doctorat en génie". Comprend des références bibliographiques (pages 101-110).
Mots-clés libres:	synthétiseur de fréquence, oscillateur local, applications avioniques, PLL, VCO, mélangeur SSB, SDR
Directeur de mémoire/thèse:	Directeur de mémoire/thèse Ajib, Wessam
Codirecteur:	Codirecteur Nabki, Frédéric
Programme:	Doctorat en génie > Génie
Date de dépôt:	28 sept. 2021 17:03
Dernière modification:	28 sept. 2021 17:13
URI:	https://espace.etsmtl.ca/id/eprint/2706

Gestion Actions (Identification requise)

Dernière vérification avant le dépôt